Testprogramme schneller und gezielter vorbereiten
Die Erstellung von Testprogrammen gehört in vielen Entwicklungs- und Fertigungsumgebungen zu den aufwendigsten Schritten der Design-for-Testability-Arbeit. Genau hier setzt das DFT Preparation Plugin von PCB-Investigator an: Es unterstützt Sie dabei, Testzugriffe strukturiert zu planen, die Testabdeckung zu optimieren und daraus exportfähige Programme für gängige Testsysteme zu erzeugen.
Statt Testpunkte, Vias oder THT-Pins manuell zu verteilen, können Zugriffe regelbasiert erzeugt und anschließend gezielt angepasst werden. Das spart Zeit, reduziert Fehlerquellen und schafft eine bessere Grundlage für reproduzierbare Testergebnisse in der Produktion.
Unterstützung für ICT und Flying Probe
Das Plugin deckt sowohl ICT Tester (Fixture) als auch Flying Probe ab. Für ICT lassen sich automatische Nadelpositionen auf Basis definierter Regeln erstellen, inklusive Mindestabständen zu benachbarten Bauteilen und zwischen den Zugriffen.
Beim Flying-Probe-Ansatz stehen neben Testpunkten, Vias und THT-Pins auch die SMD-Pads der Bauteile zur Verfügung. Diese werden von außen versetzt kontaktiert, um mögliche Bauteilschäden zu vermeiden. Zusätzlich können gezielte Kurzschlusstests nach unterschiedlichen Regeln definiert werden.
Ein sauber vorbereitetes Testprogramm beginnt nicht am Prüfstand, sondern schon im Layout- und DFT-Prozess.
Mehr Kontrolle durch Bauteilmodelle und Statistiken
Für jedes Bauteil können Testmodelle mit Parametern wie Transistor- oder Potentiometertests hinterlegt werden. Über die EasyLogix Part Library lassen sich außerdem Bauteilkonturen und Testmodelle abrufen, was die Programmgenerierung weiter beschleunigt.
Auch die Testabdeckung bleibt transparent: Statistiken helfen dabei, Lücken im Programm frühzeitig zu erkennen und vor dem finalen Export zu optimieren. Auf Wunsch lassen sich sogar ganze Panels in einem Schritt vorbereiten.
- Regelbasierte Testzugriffe für ICT und Flying Probe
- Manuelle Nachbearbeitung per Drag & Drop
- Unterstützung für Bauteilmodelle und Kurzschlusstests
- Statistiken zur Testabdeckung
- Export für Seica, Takaya, i3070, Elowerk und Spea
Für moderne Fertigungsabläufe entwickelt
Der Export erzeugt die passenden Datenpakete für die jeweilige Maschinenumgebung, etwa .alf/.inf/.nod/.par/.sha/.shi für Seica, .ca9 für Takaya oder board- und board_xy-Dateien für i3070. Damit lässt sich der Übergang in die native Maschinenumgebung effizient gestalten.
Wenn Sie Testprogramm-Erstellung, DFT-Planung und Fertigungsvorbereitung enger verzahnen möchten, lohnt sich ein Blick auf das Plugin. Mehr Effizienz, bessere Abdeckung und weniger manuelle Nacharbeit sind in vielen Projekten schnell messbar.
Erfahren Sie mehr über DFT Preparation und prüfen Sie, wie sich Ihr Testworkflow beschleunigen lässt.
